Searching PAJ 폐이지 1 / 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2002-156654 (43)Date of publication of application: 31.05.2002

(51)Int.GL 602F 1/1368

G02B 5/20 G02F 1/1335 G02F 1/1343 G09F 9/30 G09F 9/35

(21)Application number : 2001-221955 (71)Applicant : SEIKO EPSON CORP

(22)Date of filing: 17.02.1995 (72)Inventor: MATSUO MUTSUMI


(30)Priority

Priority number: 06020483 Priority date: 17.02.1994 Priority country: JP

(54) ACTIVE MATRIX SUBSTRATE AND LIQUID CRYSTAL DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a high quality color liquid crystal display device in a delta array. SOLUTION: A delta array is constituted by periodically arranging pixel regions (P11, P12 and P13) having pixel electrodes (12) corresponding to red, green and blue colors in an X direction while making the three colors as a unit and arranging the regions to be deviated for 1/2 period at odd and even number stages in a Y direction. When only the pixel electrodes of regions (P12, P22 and P32) corresponding to a same color are connected with respect to a same source line (S2), the regions are arranged in left and right alternatively with respect to the line. Among pixel regions arranged along the X direction, relative positions of a TFT (11), pixel electrodes, a first electrode section (C1) and a second electrode section (C2) of a holding capacitance (CS) are made the same. Among pixel regions arranged in the Y direction along source lines (\$1, \$2, etc.), the relative locations of the TFT and the pixel electrode are inverted



left and right every other stage. However, the relative position relationships of the holding capacitance and the first and the second electrode sections are made the same.

LEGAL STATUS

[Date of request for examination] 30.07.2001 [Date of sending the examiner's decision of 07.09.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] Searching PAJ IIIOIXI 2 / 2

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision 2004-020626

of rejection]

[Date of requesting appeal against examiner's 06.10.2004

decision of rejection]

[Date of extinction of right]

特開2002-156654

(P2002-156654A)

(43)公開日 平成14年5月31日(2002.5.31)

(51) Int.Cl. ⁷		截別記号		FI			#	-73-1*(参考)
GOZF	1/1368	GACCATICA. J		GO2F	1/1368		,	2H048
G02B	H, H- 1-	101			,		16.1	2H091
					•			
G02F	1/1335	505		G02F	1/1335		606	2H092
	1/1343				1/1343			5 C O 9 4
G09F	9/30	338		G09F	9/30		338	
			朱熊直審	有 翻	秋項の数 2	OL	(全 19 頁)	最終質に続く

(21)出願番号

特職2001-221955(P2001-221955)

(62)分割の表示

特局平7-521717の分割

(22)出籍日

平成7年2月17日(1995.2.17)

(31) 優先權主張番号 特顯平8-20483

(32)優先日

平成6年2月17日(1994.2.17)

(33)優先橋主張園

日本 (JP)

(71)出職人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁日4番1号

(72)発明者 松尾 睦

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100095728


弁理士 上柳 雅菁 (外2名)

(54) 【発明の名称】 アクティブマトリクス基板及び液晶装置

- (**修正有)**) こくうやさなくできる

【課題】デルタ配列において高品質なカラー液晶表示接

【解決手段】赤色、緑色、脊色に対応する画素電極(1 2)を備える面素領域(P11、P12、P13、)を、 これら3色を1単位としてX方向に周期的に配列すると ともに、Y方向における奇数と偶数段目では、1/2周 期ずらして配置して、デルタ配列を構成する。同一のソ ース線(S2)に対し、同じ色に対応する画素領域(P1 2. P22、P32)の画案電極のみを接続すると、画 業領域は、ソース線に対し左右交互に配置される。X方 向に並ぶ各画素領域の間では、TFT(1.1)。画素電 極、保持容量コンデンサ(CS)の第1の電極部(C1)と 第2の電極部(C2)の相対的な位置が同一である。ソー ス線(S1、S2、・・・)に沿ってY方向に並ぶ各画業 領域の間では、TFTと画素電極の相対的な位置が一段 毎に左右反転しているが、保持容量コンデンサの第1と 第2の電極部の相対的位置関係は同一である。



【特許請求の範囲】

【請求項1】 ×方向に延びた複数のゲート線と、×方 向と直交するY方向に延びた複数のソース線と、前記ゲ 一ト線と前記ソース線との交点に対応して配置された複 数の画素電極と、前記ゲート線に電気的に接続されたゲ 一ト電極と前記ソース線に電気的に接続されたソース領 域と前記画素電極に電気的に接続されたドレイン領域と を有し前記画素電極に対応して配置された複数の薄膜ト ランジスタと。前記画素電極に電気的に接続された第1 の電極部と前段のゲート級に電気的に接続された第2の 10 電極部とを有し前記商業電極に対応して配置された複数 の保持容量コンデンサとを有し、同一のソース線に対し て前記港膜トランジスタを介して電気的に接続された複 数の画素電極のうちY方向で隣接し合う画素電極同十 は、前記同一のソース線を挟んで反対側に位置するよう に配置され、隣接するゲート線に電気的に接続された保 持容量コンデンサ同士の間で、前記第2の電極部に対す る前記第1の電極部の相対的な形成位置が同一であるこ とを特徴とするアクティブマトリクス基板。

【請求項2】 X方向に延びた複数のゲート線と、X方 向に延びた複数の保持容量線と。※方向と直交するY方 向に延びた複数のソース線と、前記ゲート線と前記ソー ス線との交点に対応して配置された複数の画素電極と、 前記ゲート線に電気的に接続されたゲート電極と前記ソ ース線に電気的に接続されたソース領域と前記画衆電極 に電気的に接続されたドレイン領域とを有し前記画素電 極に対応して配置された複数の薄膜トランジスタと、前 記画素電極に電気的に接続された第1の電極部と前記保 持容量線に電気的に接続された第2の電極部とを有し前 記画素電極に対応して配置された保持容量コンデンサと を有し、同一のソース線は対して前部薄膜トランジスタ を介して電気的に接続された複数の画楽編巻のうちY方 向で隣接し合う画素電極同士は、前記問一のソース歳を 挟んで反対側に位置するように配置され、隣接する保持 容量線に電気的に接続された保持容量コンデンサ同士の 間で、前記第2の電極部に対する前記第1の電極部の相 対的な形成位置が同一であることを特徴とするアクティ ブマトリクス基板。

【請求項3】 請求の範囲第1項又は第2項に記載されたアクティブマトリクス基板を用いたカラー液晶表示装 40 置であって、前記画素電極に対応して形成された赤色、緑色、青色の3色のカラーフィルタが前記3色を1単位としてX方向に周期的に配列された第1のカラーフィルタ列と、前記第1のカラーフィルタ列に又方向に周期的に配列された第2のカラーフィルク列とを有し、前記第1のカラーフィルク列と前記第2のカラーフィルク列とは、前記1単位の周期の1/2周期に相当する距離だけX方向に交互にずれた状態に配置され、同一のソース線に対しては、同色のカラーフィルタに対応する画素電極のみが前記譲順トラ 50

ンジスクを介して接続されていることを特徴とするカラ 一液晶表示装置。

【請求項4】 請求の範囲第1項又は第2項に記載されたアクティブマトリクス基板を用いたカラー液晶表示装置であって、前記画素電極に対応して形成された赤色、緑色、青色の3色のカラーフィルタが前記3色を1単位としてX方向に周期的に配列された第1のカラーフィルタ列と、前記第1のカラーフィルタ列とを有し、前記第1のカラーフィルタ列とを有し、前記第1のカラーフィルタ列と前記第2のカラーフィルタ列とを有し、前記第1のカラーフィルタ列と前記第2のカラーフィルタ列とは、前記1単位の周期の1/3周期に相当する距離だけX方向に交互にずれた状態に配置され、同一のソース線に対しては、同色のカラーフィルタに対応する画素電極のみが前記薄膜トランジスタを介して接続されていることを特徴とするカラー液晶表示装置。

【発明の詳細な説明】

[0.001]

【発明の属する技術分野】この発明は、液晶表示装置に 即いるアクティブマトリクス基板の素子構造、特に保持 容量コンデンサの構造に関するものである。また、その アクティブマトリクス基板を用いたカラー液晶表示装置 の構造に関するものである。

【背景技術】アクティブマトリクス基板を用いたカラー 液晶表示装置の基本的な構造を図1に示す。図1において、基板10の表面には、X方向に延びたゲート線GO、G1、G2…と、Y方向に延びたソース線S1、S2、S3…とゲート 線G1、G2、G3・・・との交点に対応する位置に配置された複数の面表電板12と 名声変電板に接続された環

) れた複数の画素電極12と、各画素電極に接続された薄 膜トランジスタ(以下、「TFT」という。)11とが形成 されている。

【0002】そして、選択期間、すなわち、ゲート線は1. G2、G3、いからの信号によってTFT11がオン状態 である期間、には、対向基板20に形成された共通電極2 6、商素電極12及びそれらの間際に封入されている液 品30で構成された液晶容量部CLCに、ソース線S1、 S2、S3、いから供給される面像信号が書き込まれる。 一方、非選択期間、すなわち、TFT11がオフ状態であ る期間、には、選択期間に液晶容量部CLCに書き込まれた面像信号が保持される。

【0.003】ここで、品位の高い表示を行なうためには 非選択期間における保持特性が良好であることが求めら れる。それには、液晶容量部でしてに対して電気的に並 列に保持容量コンデンサでSを設けることが有効であ る。保持容量コンデンサでSについては、前段のゲート 線と画業電極12との間に保持容量コンデンサでSを設 ける構成、又は別途に形成した保持容量コンデンサでS を設ける構成などが提案されている。

[0004]

【発明が解決しようとする課題】このようにして構成さ れた保持容量コンデンサCS、画素電板12、TFT1 1、その他の付随する配線などで画業領域P11、P1 2, P13…が構成されている。なお、ここでは、画素領 域P11と画素領域P31との間には画素領域が形成さ れていないが、その領域に青色用の西素領域が形成され ているものやグミーの衝素領域が形成されているものも ある。

対向基板20には、カラーフィルタ21が形成されてい る。カラーフィルタ21は、一般的に、赤色フィルタ丘、 緑色フィルタG及び青色フィルタBからなる。これらの 赤色フィルタR、緑色フィルタG及び青色フィルタBは、 それらを1単位として表示画面内に繰り返し配置されて いる。カラーフィルタ21の配列には、ストライプ配列。 モザイク配列、又はデルタ配列がある。ここで、図12に はデルタ配列の色配列パターンを示し、図13にはモザ イク配列の色配列パターンの一例について示す。このよ うなデルタ配列やモザイク配列では、各色要素が表示画 面内に均一に分散するため、ストライプを列に比較して、 なめらかな画像を表示できるという利点がある。

【0005】デルタ配列が用いられた液晶表示装置とし ては、特公平3-64046号公報第3図次は開示された ものなどがあり、モザイク配列が用いられた液晶表示装 置としては、同公報第8団C〜Fに開示されたものなど がある。

【0006】この公報に記載された液晶表示装置のうち、 デルタ配列が用いられたものは、図14に示すすうに、赤 色フィルタR、緑色フィルタG、青色フィルタBに対応す る3つの面素領域P21、P22、P29が、それらを1 30 単位として以方向に周期的に配置されている。但し、儘 数段目の画素列における画素領域P21、P22、P23 は、奇数段目の画業列における画素領域P11、P12、 P13.又は画素領域P31.F32.P33に対して前 記1単位の1/2周期に相当する距離だけずらして配置 されている。このため、奇数段目の画業列と偶数段目の 画素列との間では、画素領域P11、P12、P13・・・ の中心位置が1.5画家ピッチに相当する距離だけ左右 交互にずれた状態にある。

【0007】いずれの画素領域も、基本構成が同じであ るため、画素領域P21を例に説明する。画素領域P2 1において、TFT11のソース領域111は、ソース線 S1に接続され、ゲート電極113は、ゲート線G2に接 続され、ドレイン領域112は、画素電極12に接続され

【0008】また、画素領域P21には、TFT11のF レイン領域112及び画素電極12に電気的に接続され た第1の電極部C1と、前段のゲート線G1からY方向 に張り出した構造をもつ第2の電極部C2とが形成され ている。第1の電極部C1の材料は、通常、ドープトシリ 50 2とが電気的に接続され、第2の電極部C2と前段のゲ

コンシリコン膜が用いられている。第1の電極部C1と、 第2の電極部C2とは、後述するとおり、誘電体膜を介し て対向して配置されている。このようにして、画素電板 12と前段のゲート線G1との間に保持容量コンデンサ CSが形成されている。

【0009】また、各ソース線S1、S2、S3・・・は、Y 方向にクランク状に曲折しながら延びているとともに、 複数の色信号を同一のソース線に適切なタイミングで供 給するための複雑な色切換回路を不要とするため、同一 のソース線に対しては、同じ色に対応する画素領域の画 素電極12のみがTFT11を介して接続されている。 従って、同一のソース線には、1段毎に同じ色に対応する 画素領域がソース線の両側に交互に配置されることにな る。例えば、ソース線S2の場合には、緑色に対応した画 素領域P12.P22.P32…がソース線S2の両側 に交互に配置されている。また、必然的に、TFT11と ソース線の位置関係も1段毎に逆になっている。

【0010】その結果、ゲート線G1、G2、G3・・・に沿 ってX方向に並ぶ各画素領域P11、P12、P13・・・ の間では、TFT11、画素電極12及び保持容量コンデ ンサCS(第1の電極部C1及び第2の電極部C2)の相 対的な形成位置は同一である一方、ソース線S2に沿っ てY方向に並ぶ西素領域P12、P22、P32…の間 では、TFT11、画楽電極12及び保持容量コンデンサ CSの相対的な形成位置は、一段毎に左右対称の関係に なっている。例えば、ゲート線G1に接続する画業領域 🕬 P11, P12, P13...と、ゲート線G2に接続する画 素領域ア21. P22, P23・・・との間では、TFT1 1、画素電腦12及び保持容量コンデンサCSの相対的 な位置関係が左右対称になっている。

【0011】このような構成のアクティブマトリクス基 板の製造方法を、図15を参照して簡単に説明する。図 15(A)、(B)、(C)は、それぞれ図14の1-1' 断面図、11-11′断面図、111-111′断面図である。 図15(A)において、まず、基板10の上に多結晶シリ コン薄膜を形成した後、フォトリソグラフィ技術による パターニングによって、TFT11の能動領域と、保持容 量コンデンサCSの第1の電極部C1とを構成する多結 晶シリコン薄膜110を形成する。

次に、多結晶シリコン膜110の熱酸化により、ゲート酸 化膜114と、保持容量コンデンサCSの誘電体膜C3 とを形成する。次に、保持容量コンデンサCSを構成する ための多結晶シリコン膜110に対してのみ、不純物を 選択的にドーピングし、保持容量コンデンサCSの第1 の電極部C1を形成する。

続いて、フォトリソグラフィ技術により、ゲート電極11 3と、保持容量コンデンサCSの第2の電極部C2とを 多結晶のドープトシリコン膜により形成する。この状態 で、画案領域P21では、ゲート電極113とゲート線G

ート線G1とが電気的に接続された状態にある。

【001-2】次に、ゲート電報1-13をマスクとしてイ オンを打ち込むことにより、ソース領域111及びドレ イン領域112を形成する。次に、層間絶縁膜115を 形成した後、それにスルーホールを形成する。

【0013】しかる後に、ソース領域111及びドレイン領域112に対して、ソース端子118及びドレイン端子119をそれぞれ電気的に接続する。ここで、ソース端子118は、ソース線S1に電気的に接続され、ドレイン端子119は、面素電極12に電気的に接続されている。

【0014】このようにして、画素領域P21にTFT 11と保持容量コンデンサCSとを形成するとともに、 図15(B)、(C)に示すように、画素領域P11、P 12、P22にも、保持容量コンデンサCSを形成する。

【0015】しかしながら、図14に示すバターンを用いた場合には、基板10の上にフォトリソグラフィ技術によって各構成部分を形成していくとき、左右方向(X方向)にアライメントのずれが発生すると、例えば、ソース線S2に沿ってY方向に並ぶ各画素領域P12、P22、P32…では、構造バラメータが一段毎に異なってしまう。

[0016] すなわち、図16において、TFT11及び 保持容量コンデンサCSの第1の電極部C1を形成する ための下層側の多結晶シリコシ膜の形成パターンムー と、ゲート線G1、G2。G3・・・、ゲート電極113及び 保持容量コンデンサCSの第2の電極部C2を形成する ための上層側の多結晶シリコン膜の形成パターンA2 と、の重なり部分を保持容量コンデンサCSの対向部分 COとして斜線を付したとき、下層側の多結晶シリコン・ 膜の形成パターンA1と、上層側の多結晶シリコン膜の 形成パターンA2との間でアライメントが左右にずれる と、ゲート線G1、G3・・・により選択される奇数段目の 西素領域P11,P12…P31,P32…の保持容量 コンデンサCS(ODD)(これらの保持容量コンデン サは、ゲート線GO、G2・・・に接続されている。) と、ゲ ート線G2、(G4) ···により選択される画業領域P2 1. P22···の保持容量コンデンサCS(EVEN) (これらの保持客量コンデンサは、ゲート線G1、G3・・・ ・に接続されている。)との間で、斜線を付した対向部分 COの面積が変動する。

図16には、左右方向にアライメントのずたがない理想 的な場合が示されているため、保持容量コンデンサCS (ODD)の容量値と保持容量コンデンサCS (EVE N)の容量値は等しい。

【0017】しかしながら、左右方向にアライメントのずれがある場合には、保持容量コンデンサCS(OD)の容量値と保持容量コンデンサCS(EVEN)の容量値とは異なる値をもつ。例えば、下層側の多結品シ

リコン薄膜の形成パターンA1が上層側の多結晶シリコン薄膜の形成パターンA2に対して矢印Rの方向にずれた状態に形成されると、保持容量コンデンサCS(ODD)の容量値は、大きくなるのに対し、保持容量コンデンサCS(EVEN)の容量値は、小さくなる。

【0018】その結果、N型のTFTを用いた場合には、 奇数段目のゲート線G1、G3…の最適LCコモン電圧 は、偶数段目のゲート線G2…の最適LCコモン電圧よ りも高くなり、最適LCコモン電圧に差が発生し、ゲート 線単位でフリッカが発生するという問題が生ずる。

[0019]

【課題を解決するための手段】このような問題点を解消するために、本発明の目的は、保持容量コンデンサを構成する各電極部の形成パターンを改良することにより、同一のソース線に対して各画素領域の幽素電極が1段毎に左右反対側から交互に接続するような場合でも、フリッカーのないアクティブマトリクス基板を提供することにある。また、本発明の別の目的は、このように構成したアクティブマトリクス基板を用いた高品質なカラー液晶表示装置を提供することにある。

【0020】このような課題を解決するために、本発明の第1の形態では、まず、アクティブマトリクス基板に対し、X方向に延びた複数のゲート線と、X方向と直交するY方向に延びた複数のゲート線と、前記ゲート線と前記サース線との交点に対応して配置された複数の画素電極と、前記ゲート線に電気的に接続されたゲート電極と、前記リース線に電気的に接続されたソース領域と前記画素電極に電気的に接続されたドレイン領域とを有し前記画素電極に対応して配置された複数の薄膜トランジスタと、前記画素電極に電気的に接続された第1の電極部とを有し前記画業電極に電気的に接続された第2の電極部とを有し前記画業電極に対応して配置された複数の保持容量コンデンサとを設ける。

【0021】そして。同一のソース線に対して前記薄膜 トランジスタを介して電気的に接続された複数の画家電 極のうちY方向で隣接し合う西素電極同士については、 前記問一のソース線を挟んで反対側に位置するように配 置する一方、隣接するゲート線に電気的に接続された保 持容量コンデンサ同士の間で、前記第2の電極部に対す る前記第1の電極部の相対的な形成位置を同一とするこ とに特徴を有する。本発明の第2の形態では、まず、ア クティブマトリクス基板に対して、X方向に延びた複数 のゲート線と、X方向に延びた複数の保持容量線と、X 方向と直交するY方向に延びた複数のソース線と、前記 ゲート線と前記ソース線との交点に対応して配置された 複数の画素電極と、前記ゲート線に電気的に接続された ゲート電極と前記ソース線に電気的に接続されたソース 領域と前記商素電極に電気的に接続されたドレイン領域 とを有し前記幽素電極に対応して配置された複数の薄膜 トランジスタと、前記画素電極に電気的に接続された第

1の電極部と前記保持容量線に電気的に接続された第2 の電極部とを有し前記匯業電極に対応して强置された保 持容量コンデンサとを設ける。

【0022】そして、同一のソース線に対して前記薄膜トランジスクを介して電気的に接続された複数の画素電極のうちY方向で隣接し合う画業電極同士については、前記同一のソース線を挟んで反対側に位置するように配置する一方、隣接する保持容量線に電気的に接続された保持容量コンデンサ同士の間で、前記第2の電極部に対する前記第1の電極部の相対的な形成位置を同一とする 10 ことを特徴とする。

【0023】このように構成したアクティブマトリクス 基板では、Y方向に隣接する保持容量コンデンサ同士の 間で、前記第2の電極部に対する前記第1の電極部の相 対的な形成位置が同一であるため、各構成部分をフォト リソグラフィ技術を用いて形成するときに、アライメン トのずれが発生しても、それらの保持容量コンデンサ同 士の間で、第1の電極部と第2の電極部との対向而積に 差が発生せず、それらの保持容量コンデンサの容量値を 均一にすることができる。

【0024】それ故、液晶表示装置にこのような構成の アクティブマトリクス基板を用いることによって、隣接 する保持容量コンデンサ間で保持容量値が相違すること によるゲート線単位でのフリッカーの発生を防止するこ とができる。

【0025】本発明において、前記のアッティブマトリクス基板を用いてデルタ配列のカラー液晶表示装置を構成する場合には、まず、画業電極に対応して形成された赤色、緑色、青色の3色のカラーフィルタが前記の3色を1単位としてX方向に周期的に配列された第1のカラーフィルタ列と、この第1のカラーフィルタ列に又方向に隣接し前記の3色を1単位としてX方向に周期的に配列された第2のカラーフィルタ列とを設ける。そして、第1のカラーフィルタ列と第2のカラーフィルタ列とを前記の1単位周期の1/2周期に相当する距離だけX方向に交互にずれた状態に配置するとともに、同一のソース線に対しては、同色のカラーフィルタに対応する画業電極のみを接続する。

【0026】また、本発明において、前記のアクティブマトリクス基板を用いてモザイク配列のカラー液晶表示 40 装置を構成する場合には、デルタ配列の場合とは異なり、第1のカラーフィルク列と第2のカラーフィルク列とを前記の1単位周期の1/3周期に相当する距離だけ X方向に交互にずれた状態に配置するとともに、同一のソース線に対しては、同色のカラーフィルタに対応する 画業電極のみを接続する。

100271

【発明の実施の形態】〔第1の実施例〕図1は、アクテ F2とは、前記の1単位周期の1/2周期に相当する節 ィブマトリクス基板を用いたカラー液晶表示装置の基本 離だけX方向に交互にずれて配置されている。このよう 的な構成を示す図である。図2は、本実施例の液晶表示 50 に構成したデルタ配列では、各色要素が画面内で均一に

装置に用いたアクティブマトリクス基級の各構成部分の 形成パターンを示す平面図である。なお、本実施例のア クティブマトリクス基板は、従来のアクティブマトリク ス基板と画素領域内における各構成部分の形成パターン のみが相違し、その他の部分は同様であるので、共通す る機能を有する構成部分については、同じ符号を付して その詳細な説明を省略する。

8

【0028】図1において、本実施例のカラー液晶表示 装置では、アクティブマトリクス基板を構成する透明な 基板10の表面に、X方向に延びるゲート線GO、G 1、G2・・・と、Y方向に延びるソース線S1、S 2、S3・・・との交点に対応して画素領域P11、P 12、P13・・・が形成されている。そして、各画案 領域P11、P12、P13・・・において、ソース線 S1、S2、S3・・・に対してTFT11を介して透 明な画素電極12が接続されている。そして、ゲート線 G1、G2、G3・・・からの信号によってTFT11 がオン状態である期間(選択期間)には、液晶容量部CL Cに、ソース線S1、S2、S3・・・から供給される 画像信号が書き込まれた画像信号が保持される。

【0029】ここで、品位の高い表示を行なうためには 非選択期間における保持特性が良好であることが求められる。そこで、ゲート級母の、G1、G2・・・のうち 前段のゲート線と画素電極12との間には、機構容離コ ンデンサCSが構成されている。ゲート線G0、G1、 G2・・・のうち、ゲート線G0には、TFT11の ゲート電極が接続されていないので、ゲート線G0は、 実質的には専用の容量線である。

【0030】なお、基板10及び対向基板20の外側には、偏光板41、42が配置されている。

【0031】対向基板20には、カラーフィルタ21が 形成されている。カラーフィルタ21は、一般的に、赤 色フィルタR、緑色フィルタG、青色フィルタBからな る。各画素領域P11、P12、P13・・・の画素電 極12は、それぞれこれらの3色のカラーフィルタ21 に対応して配置されている。本実施例のカラーフィルタ 21の配列は、デルタ配列(図12)である。すなわち、

対向基板20では、赤色(R)、緑色(G)、青色(B)の3色のカラーフィルタが、これら3色を1単位としてX方向に周期的に配列された第1のカラーフィルタ列F1(奇数段目のカラーフィルタ列)と、このカラーフィルタ列にY方向に開閉的に配列された第2のカラーフィルタ列F2(偶数段目のカラーフィルタ列)とが形成され、第1のカラーフィルタ列F1と第2のカラーフィルタ列F2とは、前記の1単位周期の1/2周期に相当する距離だけX方向に交互にずれて配置されている。このように構成したデルタ配列では、各色要素が映画内で加った

分散しているので、なめらかな画像品質が要求される画 像表示用に特に適している。

【0032】このように構成したカラーフィルタの配列 に対応して、アクティブマトリクス差板では、図2及び 図3に示すように、赤色フィルタR、緑色フィルタG、 青色フィルタBに対応する3つの画業領域P11、P1 2、P13がそれらを1単位としてX方向に周期的に配 置された第1の画素列(奇数段目の画案列)が形成されて いる。また、第1の画薬列にY方向において隣合う第2 の西案列(偶数段目の画案列)では、同じ1単位に相当す 10 る画素領域P21、P22、P23が第1の画案列に対 して1/2周期に相当する距離だけX方向にずれるよう に配置されている。また、第2の画素列にY方向におい て隣合う画素列(奇数段目の画素列)において、同じ1単 位に相当する画素領域P31、P32、P33は、画業 領域P21、P22、P23に対して反対の方向は1/ 2周期に相当する距離だけずれるように配置されてい る。このため。画素領域P31、P32、P33を含む 画素列は、画素領域P11、P12、P13を含む画素 列をY方向にそのまま平行移動した状態にある。従っ て、各画素領域P11、P12、P13・・・の中心位 置は、Y方向において1、5面素ビッチだけ一段毎に左 有交互に予れた状態にある。

【0033】各ソース線S1、S2、S3・・は、クランク状に曲折しながらY方向延びている。そして、同一のソース線に対し添は。同じ色に対応する画素のみが接続している。従って、同一のソース線からは、赤色。緑色、青色のいずれか一色の表示を行なうための信号のみが供給すればよい構成になっている。なお、本実施例では、クランク状に曲折しながらY方向に延びたソース 30線を用いたが、その状わりに、曲線状に発行しながらY方向に延びたソース線を用いてもよい。

【0034】いずれの画素領域も、基本的な構成が同じてあるため、画素領域P21を例に説明する。図2からわかるように、TFF11のゲート電極113はゲート線G2に接続され、ソース領域111はソース線S1に接続され、ドレイン領域112は画素電極12に接続されている。画素領域P21には、ドレイン領域112と画素電極12とに電気的に接続された第1の電極部C1が形成され、第1の電極部C1はドープドシリコン膜で形成されている。また、前段のゲート線G1からY方向に延びた第2の電極部C1が形成されている。

【0035】第1の電極部C1と第2の電極部C2とは、誘電体膜を介して対向しており、前段のゲート級G2と商素電極12との間に保持容量コンデンサCSが形成されている状態にある。

【0036】このように構成したアクティブマトリクス 蓋板では、クランク状のソース線S1、S2、S3・・・ に対して、幽素領域P11、P12、P13・・・の うち、デルタ配列された各カラーフィルタ21の同じ色 50

に対応する画素領域の画素電極12のみが接続されている。このため、同一のソース線S2には、Y方向において、緑色〈R〉に対応する画素領域P12、P22、P32・・・の画業電極12が左右反対側から交互に接続されている。その他のソース線S1、S3・・・でも同様である。

1.0

【0037】ここで、ゲート線G1に沿ってX方向に並ぶ各画素領域P11、P12、P13・・の間では、TFT11、画家電極12及び保持容量コンデンサCS(第1の電極部C1及び第2の電極部C2)の相対的な形成位置が同一である。また、ゲート線G2に沿ってX方向に並ぶ各画素領域P21、P22、P23・・の間でも、TFT11、画素電極12及び保持容量コンデンサCS(第1の電極部C1及び第2の電極部C2)の相対的な形成位置が同一である。

【0038】これに対し、ソース線S2に沿ってY方向に並ぶ画素領域P12、P22、P32・・・の間では、TFT11及び画素電極12の相対的な形成位置が一段毎に左右反転するパターンになっている。すなわち、ゲート線G1に接続する奇数段目の画素領域P11、P12、P13・・・と、ゲート線G2に接続する偶数段目の画素領域P21、P22、P23・・・との間では、TFT11及び画素電極12の形成パターンが左右対称になっている。

【0039】しかしながら、保持容量コンデンサCSは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサCSの相対位置は、平方向に際接する保持容量コンデンサ同士の間で同一である。

【0040】また。保持容量コンデンサCSの第1の電 極部C1と、前段のゲート線G0、G1、G2・・・か ら張り出す第2の電極部C2との間における相対的な位 置関係は、各画業領域P12、P22、P32・・・の 間でX方向及びY方向のいずれの方向においても同一で ある。

【0041】例えば、ゲート線G1に接続する画素領域 P12では、前段のソース線S1が連る領域に保持容量 コンデンサCSが形成されている。同様に、ゲート線G 3に接続する画素領域P32でも、前段のソース線S1 が通る領域に保持容量コンデンサCSが形成されてい る。従って、ゲート線G1、G3に接続するいずれの画 素領域P11。P12---P31、P32---で も、保持容量コンデンサCSの第1の電極部C1は、T PT11のドレイン領域112との接続位置から画素電 極12の左側領域にまでそのまま延びおり、この左側領域において、前段のゲート線G0、G2から張り出す第 2の電極部C2に重なっている。

【0042】これに対して、ゲート線G2に接続する画 業領域P22では、画素領域P22自身が接続するソース線S2が通る領域に保持容量コンデンサCSが形成さ れている。従って、ゲート線G2に接続するいずれの適 素領域P21、P22・・・でも、保持容量コンデンサ CSの第1の電極部C1は、TFT11のドレイン領域 112との接続位置からソース領域111に向かって一 旦折り返し、ソース領域111付近からは、奇数段目の 画素領域P11、P12・・・P31、P32・・・と 同様、画業電極12の左側領域にまで延びている。そし て、この左側領域において、前段のゲート線G1から張

【0043】このような構成のアクティブマトリクス整 10 板の製造方法を、図4を参照して説明する。図4

り出す第2の電極部C2に重なっている(図3)。

(A)、(B)、(C)は、それぞれ図2のIV-IV 断 而図、V--V、断面図、VI-VI、断面図である。

【0044】図4 (A) において、まず、フォトリソク ラフィ技術により、石英ガラスからなる基板10の上に TFT11の能動領域と保持容量コンデンサCSの第1 の電極部C1とを形成するための多結晶シリコシ薄膜1 10を形成する。

【0045】次に、多結晶シリコン膜110の熱酸化に より、ゲート酸化膜114と、保持容量コンデンサCS 20 の絶縁膜C3とを形成する。次に、保持容量コンデンサ CSを形成するための多結晶シリコン膜110に対して のみ、不純物を選択的にドービングすることによって、 保持容量コンデンサCSの第1の電極部C1を形成す

【0046】続いて、フェトリソグラフィ技術により、 ゲート電極113と、保持容量コンデンサCSの第2の 電極部C2とを多結晶のドープトシリコン薄膜から形成 する。この状態で、画素領域P21では、ゲート電極1 13がゲート線G2に電気的に接続され、第2の電板部 30 C2が前段のゲート線G1に電気的に接続された状態に

【0047】次に、ゲート電極113をマスクとしてイ オンを打ち込んで、ソース領域1111及びドレイン領域 112を形成する。次に、層間絶縁膜115を形成した 後、それにスルーホールを形成する。

【0048】しかる後に、ソース領域111及びドレイ ン領域112に対してソース端子118及びドレイン端 子119をそれぞれ電気的に接続する。ここで、ソース 場子118は、ソース線S1に電気的に接続され、ドレ 40 イン端子119は、画素電極12に電気的に接続され

【0049】 このようにして、 画素領域 P21にTFT 11と保持容量コンデンサCSとを形成するとともに、 図4(B)、(C)に示すように、画素領域P11、P 12、P22にも、保持容量コンデンサCSを形成す

【0050】このような製造方法において、フォトリソ グラフィ技術によって基板10の上に各様成部分を形成

ライメントのずれが発生しても、本実施例では、各類素 領域PII、PI2、PI3・・・において、構造パラ メータが一段毎に異なってしまうことがない。すなわ ち、図5において、TFT11及び保持容量コンデンサ CSの第1の電極部C1を形成するための下層側の多結 晶シリコン膜の形成パターンA3と、ゲート線G1、G 2、G3・・・、ゲート電極113及び保持容量コンデ ンサCSの第2の電極部C2を形成するための上層側の 多結晶シリコン膜の形成パターンA4との重なり部分を 保持容量コンデンサCSの対向部分COとして斜線を付 して表したとき、多結晶シリコン膜の形成パターンA3 と、多結晶シリコン膜の形成パターンA4との間でアラ イメントがX方向にずれても、ゲート線G1、G3・・ に接続する画素領域P11、P12・・・P31、P 32・・・(奇数段目の画案領域)の保持容量コンデン サCS(ODD)(これらの保持容量コンデンサは、ゲ ート線GO、G2、G3・・・に接続されている。) と、ゲート線G2・・・に接続する画素領域P21、P 22・・・(偶数段目の画案領域)の保持容量コンデン サCS(EVEN)(これらの保持容量コンデンサは、 ゲート線G1、G3、G5・・・に接続されている。} との間で対向部分COの面積が変動しない。

12

【0051】例えば、多結晶シリコン薄膜の形成パター ンA3が多結晶シリコン薄膜の形成パターシA4に対し て矢印Rの方向に少々ずれた状態に形成されても、奇数 段目の画業領域P11、P12・・・P31 編832 V · · 及び偶数段目の画業領域P21、P22・・・の双 方においてご各保持容量コンデンサCSにおける第1の 電極部C1と第2の電極部C2との対向部分C0の面積 が小さくなるだけである。逆に、多結晶シリコン強膜の 形成パターンA3が多結晶シリコン薄膜の形成パターン A4に対して矢印Lの方向に少々ずれた状態に形成され ても、奇数段目の画素領域P11、P12・・・P3 1、P32・・・及び偶数段目の画素領域P21、P2 2·・・の双方において、各保持容量コンテンサCSに おける第1の電極部C1と第2の電極部C2との対向部 分COの面積が大きくなるだけである。

【0052】また、アライメントが多少上下方向(Y方 向) にずれても、各保持容量コンデンサCSにおける第 1の電極部C1と第2の電極部C2との対向部分C0の 面積は、変化しない。

【0053】このように、本実施例のアクティブマトリ クス基板では、多結晶シリコン膜の形成パターンA3 と、多結晶シリコン膜の形成パターンA4との間でアラ イメントが左右方向(X方向)又は上下方向(Y方向) にずれても、各画業領域P11、P12・・・P21。 P22・・・P31、P32・・・の間で、各保持容量 コンデンサCSの容量値が常に等しいので、奇数段目の ゲート線GI、G3・・・の最適しCコモン電圧と、偶 していくとき、左右方向(X方向)にバターンマスクのア 50 数段目のゲート線G2、・・の最適しCコモン電圧と

は、常に同一である。それ故、全体的な最適しCコモン 電圧を設定できるので、ゲート線単位でのフリッカーを 【0059】ここで、各ソース線S1、S2、S3・・ 防止することができる。

【0054】さらに、本実施例では、ソース線S1、S 2、S3に沿ってY方向に並ぶ画素領域P11、P1 2、P13···の間において、TFT11及び画業電 極12の相対的な形成位置を一段毎に左右反転させてい るだけで、保持容量コンデンサロSを形成するための第 1の電極部C1の形成位置及び形状が異なるだけであ る。従って、第1の電極部C1と第2の電極部C2との 相対的な位置関係を最適化するだけで、第1の電極部C 1及び第2の電極部C2を形成する際のアライメントず れに超因するフリッカを防止している。それ故、各構成 部分の形成領域や大きさに制限がある場合にも適用でき るので、高精細及び高密度の液晶表示装置を実現する際 に特に有利である。

【0055】また。奇数段目のゲート線G1、G3・・ ・に対応する画業領域PII、P12・・・と、偶数段 目のゲート総G2 に対応する画素領域P21、P 22 · · · との間において、第1の電極部C 1以外の構 20 成部分のパターンは、実質的に同一である。それ故、対 向基板20とアクティブマトリクス基板とのアライメン トずれ、又はアクティブマトリクス基板上でのアライア メントずれが発生しても。奇数段目のゲート線G1、G 3 · · · に対応する曲素領域P11、P12 · · · と、 1、P22・・・との間では、閉口率の差も軽減され、 それによる横ラインむちを防止することもできる。

【0056】(第20実施例)図6は、本実施例の液晶 パターンを示す平面図である。なお、本実施例のアクテ ィブマトリクス基板は、第1の実施例に係るアクティブ マトリクス基板と保持容量コンデンサの部分のみが相違 し、その他の部分は同様であるため、対応する機能を有 する構成部分には同じ符号を付してある。

【0057】第1の実施例では、各保持容量コンデンサ CSの第2の電極部C2を形成するのに、前段のゲート 線を利用する構造であったが、本実施例では、定電位の 保持容量線CM1、CM2、CM3・・・がゲート線G 1、G2、G3 - と並列にX方向に延びた状態に形 40 成され、保持容量コンデンサCSは、保持容量線CM 1、CM2、CM3 を利用して第2の電極部C2 を構成している。また、ストンドは中国のアンドルードル

【0058】なお、本実施例の液晶表示装置でも、第1 の実施例と同様に、赤色、緑色、青色に対応する3つ各 画素領域P21、P22、P23が。それらを1単位と してX方向に周期的に配置されている。また、Y方向で 隣接する画案列でも、同じく1単位に相当する画案領域 P11、P12、P13及び幽素領域P31、P32、 P33が左右交互に1/2周期ずつずらして配置されて 50

W8.

は、クランク状に形成されている。また、同一のソー ス線に対しては、同じ色に対応する商業領域の画素電極 のみが接続している。従って、同一のソース線からは、 赤色、緑色、青色のいずれか一色の表示を行なうための 信号のみが供給すればよい構成になっている。

【0060】また、いずれ画領域業も基本的な構成が同 ーであるため、
西素領域P 2 1 を例に説明すると、
西素 10 領域P21には、ドレイン領域112及び画素電極12 に電気的に接続するドープドシリコン膜からなる第1の 電極部○1が形成され、保持容量線CM2からは、Y方 向に延びる第2の電極部C2が形成されている。第1の 電極部C1と、第2の電極部C2とは、誘電体膜を介し て対向しており、画素領域P21では、画素電極12と 保持容量線CM2との間に保持容量コンデンサCSが構 成されている。

【0061】このように構成したアクティブマトリクス 基板では、クランク状のソース線に対して、デルタ配列 された各カラーフィルタ21の同じ色に対応する画業領 域P11、P12、P13···の画素電極12のみが 接続され、同一のリース線S2に対しては、画素領域P 12、P22、P32の画業電極12が左右反対側から 接続している。その他のソース線S1、S3・・・でも 同様である。

【0062】従って、第1の実施例と同様、X方向に並 ぶ各画素領域P11、P12、P13・・・の間では、 TFT11。画素電板12及び保持容量コンデンサCS。 (第1の電極部C1及び第2の電極部C2)の相対的な 表示装置のアクィブマキリクス基板の各構成部分の形成 30 形成位置が同一である一方、平方向においては、画素館 域P12、P22、P32···におけるTFT14及 び画業電極12の相対的な形成位置が一段毎に左右反転 LTWS. Harver a hadran who begans sesh

> 【0063】しかしながら、保持容量コンデンサGS。 は、いずれの画素領域においても同じ相対位覆に形成さ れている。言い替えると、画素領域における保持容量コ ンデンサCSの相対位置は、Y方向に隣接する保持容 量コンデンサ同士の間で同一である。

【0064】また、保持容量コンデンサCSの第1の電 極部C1と、保持容量線CM1、CM2・・・から張り。 出す第2の電極部C2との間における相対的な位置関係 は、Y方向に隣接する保持容量コンデンサ同士の間で同 一である。すなわち、各画素領域の間で同一である。

【0065】このような構成のアクティブマトリクス基 板の製造方法は、第1の実施例とほぼ同様であり、ゲー ト電極113、ゲート線G1、G2、G3・・・を形成 するときに、保持容量線CM1、CM2、CM3・・・ とそれらから張り出す第2の電極部C2とを同時に形成 する点だけが相違する。

【0066】従って、図7において、TFT11及び保

16

持容量コンデンサCSの第1の電極部C 1を形成するた めの下層側の多結晶シリコン膜の形成パターンA3とし ゲート線G1、G2、G3・・・、ゲート電極113、 保持容量線CM1、CM2、CM3···及び保持容量 コンデンサCSの第2の電機部C2を形成するための上 層側の多結晶シリコン膜の形成パターンA5との重なり 部分を保持容量コンデンサCSの対向部分COとして斜 線を付して表したとき、多結晶シリコン膜の形成パター ンA3と、多結晶シリコン膜の形成パターンA5との間 でアライメントが左右方向 (X方向) にずれても、各画 10 素領域P11、P12···P21、P22··-P3 1、P32・・・の間で、斜線を付した対向部分C0の 面積(保持容量コンデンサCSの容量値)が常に等しく なる。それ故、本実施例によれば、ゲート総単位でのフ リッカーを防止することができるなど、第1の実施例と 同様な効果を有する。

【0067】(第3の実施例)第1及び第2の実施例では、いずれもスイッチング素子として、コプラナ型のTFTを用いたが、本実施例では、これに代えて逆スタガ型のTFTを用いてある。

【0068】図8は、アモルファスシリコン膜を能動層 に用いたTFT及び保持容量コンデンサの断面図であ る、図8において、ガラス製の基板10Aの表面側に は、下地膜110Aの上にタンタル膜からなるゲート電 極113Aが形成され、その表面には、ゲート絶縁膜と してのタンタル酸化物114本が形成されている。タン タル酸化物114Aの表面には、シリコン窒化物114 Bが形成され、タンタル酸化物11/4%とシリコン製化 物114日とがゲート絶縁膜として機能するようになっ ている。シリコン窒化物1148の表面側には、チャネ 30 ルを形成するための哀性のアモルフテスシリコン膜11 7 Aが形成されている。 糞性のアモルファスシリコン膜 117Aの表面倒には、高濃度のN型のアモルファスシ リコン膜116Aが形成されている。N型のアモルファ スシリコン膜116Aは、ゲート電極113Aと対時す る部分がエッチングされ、ソース領域111Aとドレイ ン領域112Aとに分割されている。ソース領域111 Aには、モリブデン層118Aを介してアルミニウム電 極層1188が形成されており、このアルミニウム電極 曜118Bは、ソース線S1、S2、S3・・・に接続 40 されている。ドレイン領域112Aには、1TO膜から なる画素電極12Aが接続されている。

【0069】画素電極12A(ITO膜)は、図9に示すように、西素領域P11、P12、P13・・・の端部にまで形成されており、そこで、画素電極12Aの端部は、保持容量コンデンサCSの第1の電極部C1になっている。

【0070】第1の電極部C1の下層側には、ゲート絶 縁膜と同時に形成されたタンタル酸化物114Aとシリ コン窒化物114Bとからなる保持容量コンデンサCS 50

の誘翼体膜C3が形成されている、誘電体膜C3の下層 側には、ゲート電極TI3Aと同時に形成されたタンタ ル膜が形成されており、このタンタル膜は、保持容量コ ンデンサCSの第2の電極部C2になっている。 その他の構成は、第1の実施例と略同様になっているた め、その詳細な説明を省略する。本実施例でも、図9に 示すように、画素領域P11、P12、P13・・・ は、デルタ配列のカラーフィルタ21に対応して配置さ れている。ここで、同一のソース線S1、S2、S3・ ・・に対しては、同じ色に対応する画素領域P11、P 12、P13・・・の画素電極12Aのみが接続されて いる。このため、同一のソース線S2には、緑色(R) に対応する画素領域P12、P22、P32・・・がソ 一ス線S2の左右反対側から交互に接続している。 【0071】この場合でも、第1の実施例と同様に、例 えば、ソース線S2に沿ってY方向に並ぶ画業領域P1 2、P22、P32・・・では、保持容量コンデンサC Sの形成位置が画素領域内の同じ位置にある。すなわ ち、保持容量コンデンサCSの第1の電極部C1は、画 業電極12Aの端部で構成されている点で実施例1と相 達するが、この第1の電極部C1と、前段のゲート縁G 0、G1、G2···から張り出す第2の電板部C2と の間における和対的な位置関係は、画素領域P11、P 12、P13 - の間でX方向及がY方向のいずれの 方向においても一致するように設定されている。それ 故、図10において、画案電極12A及び保持容量コンペン デンサCSの第1の電極部C1を形成するためのITO 膜の形成パグデンATIと、ゲード線G1, G2, G3・ ・・、ゲート電極112A及び保持容量コンデンサCS の第2の電極部に空を形成するためのタンタル膜の形成 パターンができの重なり部分を保持容量コンデンサCS の対向部分COとして斜線を付して表したとき、ITO 膜の形成パターンA7とタンタル膜の形成パターンA6 を形成する際に、左右方向(X方向)にアライメントずれ が発生しても、新教設自のゲート線G1、G3・・・に 接続する画素領域P11、P12 - - - P31、P32 ・・・の保持容量コンデンサCSと、ゲート線G2・・ - に接続する画素領域P21、P22・・・の保持容量 コンデンサCSとの間では、斜線を付した対向部分CO の面積(保持容量コンデンサCSの容量値)は等しい。そ れ放、本実施例によれば、ゲート線単位でのフリッカー の発生を防止できるなど、第1の実施例と同様な効果を

【0072】なお、本実施例では、第2の電極部C2を 形成するにあたって、第1の実施例と同様、前段のゲート線G0、G1、G2、G3・・・を用いたが、第2の 実施例のように、専用の保持容量線CMI、CM2、C M3・・・を形成し、それを用いて、保持容量コンデン サCSを構成してもよい。

- 【0073】 [第4の実施例] 第1ないし第3の実施例

18

は、デルタ配列のカラーフィルタを用いた液晶表示装置 についての実施例であるが、本実施例は、モザイク配列 のカラーフィルタを用いた液晶表示装置についての実施 例である。なお、本実施例では、カラーフィルタがモザ イク配列になっているため、画業が格子状に配置されて いるが、その他の部分は、第1の実施例と同様であるた め、対応する部分には、同じ符号を付してそれらの詳細 な説明を省略する。

【0074】図11は、本実施例のアクティブマトリクス基板の各構成部分のパターンを示した図である。透明 10 な基板の表面には、X方向に延びるゲート線G1、G2、G3・・・とY方向に延びるソース線S1、S2、S3・・・との交点に対応して画楽領域P11、P12、P13・・・が形成されている。これらの画楽領域P11、P12、P13・・・では、ソース線S1、S2、S3・・・に対し、スイッチング素子としてのTFT11を介して透明な画素電極12が接続されている。また、液晶容量部CLCでの保持特性を向上するために、前段のゲート線G0、G1、G2、G3・・・と画素電極12との間には、保持容量コンデンサCSが形成 20 されている。

【0075】このような構成は、第1ないし第3の実施 例のように、カラーフィルタ21がデルタ配列の場合と 同じであるが、本実施例では、赤色R、緑色G、青色B のカラーフィルタ21がモザイク配列で形成されている ため、赤色R、緑色G、青色Bのカラーフィルタ21に 対応するように、画素領域P11、P12、P13・・ ・が配列されている。図11では、各画素領域P11。 P12、P13・**に、それが対応するカラーフィル タの色の種類を(R)(G)(B)で示してある。ここ 30 で、赤色、緑色、青色の3色のカラーフィルタは、図1 3に示したまうに、これら3色を1単位としてX方向に 周期的に配列されている。ここで、第1のカラーフィル タ列F1(奇数段目のカラーフィルタ列)と第2のカラ ーフィルク列ド2'(偶数段目のカラーフィルタ列)と は、前記の1単位周期の1/3周期に相当する距離だけ X方向に交互にずれた状態にある。

【0076】このようなカラーフィルタの配列に対応して、ゲート線G1に接続する画素領域P11、P12、P13・・・では、赤色B、緑色G、青色Bのカラーフ 40 ィルタ21に対応する3つの画素領域P11、P12、P13を1単位としてX方向に直線的に繰り返し配置され、第1の画素列〈奇数段目の画素列〉が形成されている。また、ゲート線G2に接続する画素領域P21、P22、P23・・・からなる第2の画素列(偶数段目の画素列)でも、赤色B、緑色G、青色Bに対応する3つの画素領域P21、P22、P23を1単位としてX方向に直線的に繰り返し配置されている。ここで、第1の画素列(奇数段目の画素列)と第2の画素列(偶数段目の画素列(奇数段目の画素列)と第2の画素列(偶数段目の画素列)との間では、赤色B、緑色G、青色Bのカラ 50

ーフィルタ21に対応する3色の画素領域を1単位として問期的に配列したときの1/3周期に相当する距離だけX方向に、かつ交互にずれるように配置されている。その結果、各画素領域P11、P12、P13・・・の中心位置は、一般毎に1画素ピッチだけ左右交互にずれた状態にある

このように構成したアクィブマトリクス基板では、デルタ配列と相違して、各ソース線S1、S2、S3・・・のうち、同一のソース線に対して同じ色に対応する画素領域の画素電極のみが接続する場合でも、ソース線S1、S2、S3・・・は、Y方向に向かって各画素領域の間を直線的に延びるように形成される。

【0077】ここで、同一のソース線、例えば、ソース S2には、画素領域P12、P22、P32・・・の画 素電極12が左右反対側から交互に接続されるのは、第 1ないし第3の実施例と同様である。従って、X方向に 並ぶ各画素領域P11、P12、P13・・・の間で は、TFT11、画素電極12及び保持容量コンデンサ CS(第1の電極部C1及び第2の電極部C2)の相対 的な形成位置が同一であるが、ソース線S2に治ってY 方向に並ぶ画素領域P12、P22、P32・・・の間 では、TFT+1及び画素電極12の相対的な形成位置 が一段毎に左右に反転している。

【0078】しかしながら、保持容疑コンデンサCSは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサCSの相対位置は、Y方向に隣接する保持容量コンデンサ同士の間で同一である。

【0079】また、保持容量コンデンサCSの第1の電極部C1と、前段のダート線G0、G1、G2、・・から張り出す第2の電極部C2との間における相対的を位置関係は、各画素領域P12、P22、P32×・・の間でX方向及びY方向のいずれの方向においても同一である。それ故、保持容量コンデンサCSの第1の電極部C1と、第2の電極部C2とを形成する際に、左右方向(X方向)又は上下方向(Y方向)のアライメントずれが発生した場合も、奇数段目のゲート線G1、G3・・・に対応する画業領域P11、P12、P13・・・と、偶数段目のゲート線G2・・・に対応する画素領域P2

1、 P22、 P23・・・との間で保持容素コンデン サCSの容量値が等しいので、ゲート線単位でのフリッカーの発生を防止できるなど、第1の実施例と同様な効果を有する。

なお、第1の実施例と同様に、前段のゲート線GD、G 1、G2、G3・・・の一部を保持容量コンデンサCS の第2の電極部C2に用いたが、第2の実施例のよう に、専用の保持容量線CM1、CM2、CM3・・・を 形成し、その一部を保持容量コンデンサCSの第2の電 極部C2に用いてもよい。

0 【0080】また、TFT11としては、コプラナ型の

TFTに限らず、第3の実施例のように、逆スタガ型の TFTを用いてもよい。

【0081】〔その他の実施例〕本発明のアクティブマトリクス基板は、モノクロ液晶表示装置に用いた場合にも、カラー液晶表示装置の場合と同様に、アライメントずれに起因するフリッカを防止することができる。

【0082】また。各実施例においては、透明なITO 電優を用いたが、アルミニウム電極等を画素電極として 用いた反射型の液晶表示装置にも同様に本発明を適用で きる

。さらに、TFTに代えて、MIM(MetaI-Insulator-Metal)構造のダイオードをスイッチ ulator-Metal)構造のダイオードをスイッチ ング素子として用いたアクティブマトリクス基板にも本 発明を適用できる。すなわち、Y方向に隣接する保持容 量コンデンサ同士で、保持容養コンデンサの第1の電極 部と第2の電極部との相対的を形成位置を同一とすれ ば、実施例1ないし4と同じ効果を有する。

【0083】〔産業上の利用可能性〕以上のとおり、本発明においては、アクティブマトリクス基板の保持容量コンデンサを構成する第1の電極部と第2の電極部の構 20 造を、各画案領域間で平行移動すれば重ね合わせることのできるパターン、すなわち、第1の電極部と第2の電極部との相対的な位置関係を各画素領域間で同一にしたことに特徴を有する。従って、本発明によれば、第1の電極部及び第2の電極部を形成する際にアライメントずれがあっても、保持容量コンデンサの容量値は等しくなる。それ故、奇数のケート般と偶数のゲート段との間で保持容量コンデンサの容量値の差をなくすことができ、フリッカーを軽減することができる。

【0084】また、画素領域では、第1の電極部及び第 30 2の電極部の形成位置や占有面積が限られているが、本 発明によれば、第1の電極部と第2の電極部との相対的 な位置関係を最適化するだけで、第1の電極部及び第2 の電極部を形成する際のアライメントずれに起因するフ リッカを防止できる。それ故、高精細及び高密度の液晶 表示装置を実現する際には、特に有利である。

さらに、奇数のゲート段に対応する画素領域と偶数のゲート段に対応する画素領域との間では、第1の電極部の形成パターンだけが相違し、その他の構成部分のパターンが実質的に等しい。それ故、カラーフィルタを備える 40 対向基板とアクティブマトリクス基板とのアライメントずれ、又はアクティブマトリクス基板上でのアライメントずれが発生しても、奇数のゲート段に接続する画素領域と偶数のゲート段に接続する画素領域との間で開口率の差もなくなり、横ラインむらを効果的に防止することができる。

【図面の簡単な説明】

20 【図1】アクティブマトリクス基板を用いたカラー液晶 表示装置の基本的な様成を示す図である。

【図2】第1の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。

【図3】図2に示す形成パターンの模式図である。

【図4】(A)は、図2のIV-IV 線における断面図、

(B)は図2のV-V 線における断面図、(C)は、図2のVI-VI 線における断面図である。

0 【図5】図2に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン機の形成パターンを模式的に示す平面図である。

【図6】第2の実施例に係る液晶表示装置に用いたアク ティブマトリクス基板の各構成部分の形成パターンを示 す平面図である。

【図7】図6に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン膜の形成パターンを模式的に示す平面図である。

【図8】第3の実施例に係る液晶表示装置に用いたアク ティブマトリクス基板のTFTとして用いた逆スタガ型 のTFTの断面図である。

【図9】第3の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。

【図10】図9に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成するタンタル膜及びITO膜の形成パターンを模式的に示す平面図である。

【図11】第4の実施例に係る液晶表示装置に用いたアクティブマトリクズ基板の各構成部分の形成パターンを示す平面図である。


【図12】デルク配列の色配列パターンを示す図である。

【図13】モザイク配列の色配列パターンの一例を示す 図である。


【図14】従来の液晶表示装置に用いたアクティブマト リクス基板の各構成部分の形成パターンを示す平面図で 0 ある。


【図15】(A)は、図14の1--1′線における断面図、 (B)は図14のII--II′線における断面図、(C)は図14のIII-III′線における断面図である。


【図16】図14に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を 形成する各シリコン膜の形成パターンを模式的に示す平 面図である。




114B 113A 114A








【例12】	【图1-3-】
P. 5 S R G B	Pna R G B R O B
B R G B R	BRGBRG
	
R G B R G B	E C B R C B
B B G B	B R G B E G
R G B R G B	R G B K G B





【手続補正器】

【提出日】平成13年7月30日(2001,7,30)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正內容】

【発明の名称】 アクティブマトリクス基板及び液晶 装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正內容】

【特許請求の範囲】

【請求項1】 複数のゲート線と、複数のソース線と、前記ゲート線と前記ソース線との交差に対応して配置された興業電極と、前記ゲート線に接続されたゲート

電極と前記ソース線に接続されたソース領域と前記画素 電極に接続されたドレイン領域とを有する薄膜トランジ スタとを備え、

前記ソース領域及びドレイン領域を構成する半導体層から延出された第1容量電極と、前記ゲート線に沿うとともに前記ソース線方向に張り出して第1容量電極に対向配置された第2容量電極となる容量線とにより保持容量が形成されてなり、

前記第1容量電極と前記第2容量電極とは前記ソース線 に重なるように配置されてなり、

前記ソース線に沿って配置された第2容量電極は絶縁膜を介して前記画素電極に重なるように配置されてなり、 前記ソース線の延在する方向に隣接する保持容量同士の 間で、前記第2容量電極に対する第1容量電極の相対的 な形成位置が同一であることを特徴とするアクティブマ トリクス基板。

【請求項2】 請求項1に記載のアクティブマトリクス蒸板と対向蒸板との間に液晶を有することを特徴とす

る液晶装置。

【手続補正3】

【補正対象書類名】明細書 【補正対象項目名】0019

【補正方法】変更

【補正內容】

[0019]

【課題を解決するための手段】本発明は、複数のゲート 線と、複数のソース線と、前記ゲート線と前記ソース線 との交差に対応して配置された画素電極と、前記ゲート 線に接続されたゲート電極と前記ソース線に接続された ソース領域と前記画素電極に接続されたドレイン領域と を有する薄膜トランジスタとを備え、前記ソース領域及 びドレイン領域を構成する半導体層から延出された第1 容量電極と、前記ゲート線に沿うとともに前記ソース線 方向に張り出して第1容量電極に対向配置された第2容 量電極となる容量線とにより保持容量が形成されてな り、前記第1容量電極と前記第2容量電極とは前記ソー ス線に重なるように配置されてなり、前記ソース線に沿 って配置された第2容量電極は絶縁膜を介して前記画素 電極に重なるように配置されてなり、前記ソース線の延 在する方向に隣接する保持容量同士の間で、前記第2容 量電極に対する第1容量電極の相対的な形成位置が同一 であることを特徴とする。

【手統補正4】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】削除

【手続補正5】

【補正対象器類名】明細書

【補正対象項目名】0021

【補正方法】削除

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】削除

【手統補正7】

【補正対象書類名】明細書

【補正対象項目名】0023

【補正方法】削除

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】削除

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】削除

【手統補正10】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】削除

フロントページの続き

(51) Int. CL.7

識別記号

G09F

onimm

349

9/30 9/35 FI

テーマコード (参考)

G09F 9/30

3498

9/35

Fターム(参考) 28048 BA02 BB02 BB07 BB08 BB44

28091 FA02Y FD02 GA01 GA02

GA13 LA30

2H092 GA22 GA30 JA24 JA46 JB03

JB62 PA01 PA06 PA08

5C094 AA03 AA05 AA08 AA48 BA03

BA43 CA19 CA24 DB04 EA04

EAO5 EAO7 EA10 EBO2 EDO3

FA01 FB12 FB14 FB15 JA01